北京航空航天大學研究生招生網(wǎng)已經(jīng)發(fā)布了2024年統(tǒng)考碩士自命題科目考試大綱，為了方便各位同學復習，學姐給大家整理了官方發(fā)布的2024年北京航空航天大學811集成電路類專業(yè)綜合考研大綱的詳細內(nèi)容，同學們一定要仔細查看，以便有針對性的復習！
24北航集成電路類專業(yè)綜合考研大綱
　　模擬電路部分（滿分50分）
　　一．復習內(nèi)容及基本要求
　　1.CMOS模擬電路的大信號特性分析
　　主要內(nèi)容：MOS管的大信號模型、MOS管的工作區(qū)。
　　CMOS模擬電路的直流大信號分析，CMOS模擬電路中的晶體管工作狀態(tài)分析。
　　基本要求：掌握原理，理解概念，分析計算電路參數(shù)。
　　2.CMOS模擬電路的低頻小信號特性分析
　　主要內(nèi)容：MOS管的低頻小信號模型、CMOS模擬電路的低頻性能參數(shù)。
　　共源級、源隨器、共柵級、共源共柵級、差分放大器、電流鏡和五管跨導運算放大器（OTA）等CMOS模擬電路的低頻性能參數(shù)的計算與分析，包括增益、輸入電阻、輸出電阻、擺幅和共模抑制比等。
　　基本要求：掌握原理，理解概念，分析計算電路參數(shù)。
　　3.CMOS模擬電路的頻率特性分析
　　主要內(nèi)容：MOS管的高頻小信號模型、CMOS模擬電路的頻率響應參數(shù)。
　　CMOS模擬電路的頻率響應參數(shù)的計算與分析，包括傳輸函數(shù)、零點、極點、帶寬、增益帶寬積等；波特圖的繪制方法。
　　基本要求：掌握原理，理解概念；在給定詳細電路圖的條件下，能夠分析基本CMOS模擬電路的頻率響應，并能夠繪制波特圖。
　　4.運算放大器（運放）及負反饋
　　主要內(nèi)容：運放主體模塊的設計，負反饋放大電路的特性。
　　運放主體模塊的設計步驟，包括套筒式共源共柵運放、折疊式共源共柵運放和密勒補償型兩級運放；負反饋對放大電路性能的影響，開環(huán)增益、閉環(huán)增益、環(huán)路增益等指標的含義；負反饋放大電路的穩(wěn)定性分析。
　　基本要求：掌握原理，理解概念；給定一組性能指標和一種運放電路結(jié)構(gòu)（套筒式共源共柵運放、折疊式共源共柵運放和密勒補償型兩級運放中的一種），能夠設計滿足指標要求的運放；能夠判斷負反饋放大電路的穩(wěn)定性，并進行穩(wěn)定性補償。
　　5.MOS晶體管的噪聲與失調(diào)
　　主要內(nèi)容：MOS管的噪聲模型、MOS管的失調(diào)模型、運放的非理想因素輸入等效變換
　　MOS晶體管中閃爍噪聲和熱噪聲的基本模型，隨機性失配的因素；等效輸入噪聲和等效輸入失配的換算方法；非理想因素優(yōu)化的基本思路；隨機性失調(diào)對運放算法電路（比例運算、加減法等）的影響。
　　基本要求：掌握原理，理解概念；對于一個給定參數(shù)的噪聲或失配模型，能夠根據(jù)模型及電路進行等效輸入的換算。
　　二．建議參考但不限于：
　　1.Behzad Razavi著，陳貴燦、程軍、張瑞智、張鴻譯，模擬CMOS集成電路設計（第2版），西安交通大學出版社（2018年）。
　　數(shù)字電路部分（滿分50分）
　　一．復習內(nèi)容及基本要求
　　1．布爾代數(shù)與邏輯函數(shù)
　　主要內(nèi)容：邏輯代數(shù)的基本定理、定律和運算方法。
　　由簡單邏輯命題建立函數(shù)的基本方法。
　　邏輯函數(shù)的幾種描述方式（含：表達式、真值表、卡諾圖、原理圖等）。
　　化簡邏輯函數(shù)的基本方法。
　　基本要求：掌握原理，理解概念，掌握描述及化簡方法。
　　2．組合邏輯電路
　　主要內(nèi)容：組合邏輯電路分析和設計的一般方法。
　　根據(jù)組合邏輯電路圖分析出組合邏輯函數(shù)，同時能夠根據(jù)邏輯表達設計組合邏輯電路。同時，掌握不同的CMOS設計方法，如靜態(tài)互補CMOS設計、動態(tài)CMOS設計。
　　常見的組合邏輯電路分析與設計：如布爾邏輯門、編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、加法器、乘法器、移位器等，能夠分析延時與功耗，并掌握相應的優(yōu)化方法。
　　基本要求：掌握原理，理解概念，掌握組合邏輯電路的分析和設計方法，認識常見的組合邏輯電路，能夠分析和設計相關(guān)的電路。
　　3.時序邏輯電路
　　主要內(nèi)容：同步時序邏輯電路分析和設計的一般方法。
　　異步時序電路分析的特點以及初步的設計方法。
　　常見時序邏輯電路的組成，以及任意進制計數(shù)器、序列信號發(fā)生器等時序邏輯設計的方法。
　　基本要求：掌握原理，理解概念，掌握同步時序電路和異步時序電路的分析和設計方法，認識常見時序邏輯電路，能夠設計任意進制計數(shù)器和序列信號發(fā)生器。
　　4.觸發(fā)器、存儲器與可編程邏輯器件
　　主要內(nèi)容：觸發(fā)器、存儲器與可編程邏輯器件的基本原理與結(jié)構(gòu)。
　　掌握常見的觸發(fā)器的基本原理與結(jié)構(gòu)，能夠分析相應的功能與行為特性。
　　常見的觸發(fā)器與存儲器：如電平觸發(fā)的觸發(fā)器，脈沖觸發(fā)的觸發(fā)器，邊沿觸發(fā)的觸發(fā)器等，掌握其邏輯功能與描述方案，理解相應的靜態(tài)特性與動態(tài)特性。
　　常見的存儲器：如只讀存儲器ROM、靜態(tài)存儲器SRAM、動態(tài)存儲器DRAM等。
　　常見的可編程邏輯器件：如PAL、GAL、FPGA等。
　　基本要求：掌握原理，理解結(jié)構(gòu)，掌握相應的分析與設計方法。
　　5.脈沖波形的產(chǎn)生與變換
　　主要內(nèi)容：施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器的特性及分析方法。
　　相關(guān)電路的實現(xiàn)形式和設計方法。
　　基本要求：掌握原理，理解概念，掌握多種觸發(fā)器和振蕩器電路特性，具備相關(guān)電路的設計能力。
　　二．建議參考但不限于：
　　1．閻石主編，數(shù)字電子技術(shù)基礎(chǔ)（第六版），高等教育出版社（2016年）。
　　2.Jan M.Rabaey等著，周潤德等譯，數(shù)字集成電路：電路、系統(tǒng)與設計（第二版），電子工業(yè)出版社，2017
　　半導體物理與器件部分（滿分50分）
　　一．復習內(nèi)容及基本要求
　　1．半導體物理
　　主要內(nèi)容：半導體物理基礎(chǔ)知識
　　能帶的概念，區(qū)分導帶與價帶，區(qū)分電子與空穴，有效質(zhì)量，態(tài)密度，費米狄拉克分布函數(shù)，平衡態(tài)下的載流子分布，擴散與漂移，產(chǎn)生與復合
　　基本要求：掌握原理，理解概念，會進行基本的計算。
　　2．PN結(jié)二極管
　　主要內(nèi)容：平衡態(tài)下的PN結(jié)電勢分布、空間電荷區(qū)與載流子分布，非平衡態(tài)下的PN結(jié)電勢分布、空間電荷區(qū)與載流子運動，PN結(jié)的小信號模型
　　基本要求：掌握原理，理解概念，會計算PN結(jié)的空間電荷區(qū)、電勢分布、電流和電容。
　　3．MOSFET場效應晶體管
　　主要內(nèi)容：MOS電容的積累、平帶與反型，MOS電容的交流響應，MOSFET的電流公式，MOSFET的閾值電壓。
　　基本要求：掌握原理，理解概念，會計算MOS在不同情況下的電容，會計算MOSFET的電流和閾值電壓
　　二．建議參考但不限于：
　　1．黃如等譯，半導體器件基礎(chǔ)，電子工業(yè)出版社（2004年）；
　　2.施敏等著，半導體器件物理，西安交通大學出版社（2008年）。
　　以上信息來源：北京航空航天大學研究生招生網(wǎng)。
　　以上就是學姐為大家整理的【24北航811集成電路類專業(yè)綜合考研大綱已發(fā)布！】的全部內(nèi)容！想了解更多關(guān)于考研的相關(guān)信息，請關(guān)注高頓考研官網(wǎng)查詢，祝大家考研成功。
　　另外，小編為考研的小伙伴們準備了豐富的學習資料，想要了解相關(guān)信息的考生可以點擊下方藍色小卡片免費獲取資料，或者咨詢右下角的老師哦~