1、簡(jiǎn)答題3小題,每題10分,共30分
2、分析題4小題,每題15分,共60分
3、設(shè)計(jì)題2小題,每題20分,共40分
4、綜合分析題1題,共20分
二、考試范圍:
1、數(shù)制與碼制
?。?)、考核知識(shí)點(diǎn)
數(shù)制的表示方法;常用數(shù)制的轉(zhuǎn)換;二進(jìn)制代碼;二進(jìn)制的算術(shù)運(yùn)算。
(2)、考核要求
1)理解解二進(jìn)制、八進(jìn)制、十進(jìn)制、十六進(jìn)制的表示方法;
2)掌握各進(jìn)制數(shù)制之間的轉(zhuǎn)換方法;
3)了解二進(jìn)制算術(shù)運(yùn)算的特點(diǎn);
4)理解原碼、反碼和補(bǔ)碼;
5)理解并掌握BCD碼、余3碼、格雷碼的表示和特點(diǎn)。
(3)、考核重點(diǎn)
1)數(shù)制之間的轉(zhuǎn)換,例如:十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)、等進(jìn)制數(shù);
2)8421BCD碼和余3碼,能將十進(jìn)制數(shù)用8421BCD碼或余3碼表示。
2、邏輯代數(shù)基礎(chǔ)
(1)、考核知識(shí)點(diǎn)
三種基本邏輯運(yùn)算;邏輯代數(shù)的基本公式和常用公式;邏輯代數(shù)的基本定理;邏輯代數(shù)及其描述方法;邏輯函數(shù)的化簡(jiǎn)。
?。?)、考核要求
1)掌握三種基本的邏輯運(yùn)算;
2)掌握基本的邏輯代數(shù)的基本定律和規(guī)則;
3)掌握邏輯函數(shù)的表示方法及其相互轉(zhuǎn)換;
4)熟練掌握邏輯函數(shù)的化簡(jiǎn)。
?。?)、考核重點(diǎn)
1)邏輯函數(shù)的卡諾圖化簡(jiǎn)法,能根據(jù)邏輯函數(shù)填寫卡諾圖,并化簡(jiǎn)為最簡(jiǎn)與或式、最簡(jiǎn)或與式、最簡(jiǎn)與非-與非式、最簡(jiǎn)或非-或非式、最簡(jiǎn)與或非式。
2)邏輯函數(shù)的最小項(xiàng)、最大項(xiàng)的表示方法。
3、門電路
?。?)、考核知識(shí)點(diǎn)
半導(dǎo)體二極管門電路;TTL門電路;CMOS門電路
(2)、考核要求
1)了解邏輯電路的一般特性;
2)了解MOS管和BJT管的開關(guān)特性;
3)了解CMOS和TTL門電路的組成和工作原理;
4)掌握典型CMOS和TTL門電路的邏輯功能、特性、主要參數(shù)和使用方法。
?。?)、考核重點(diǎn)
1)典型CMOS和TTL門電路的輸入輸出特性,CMOS和TTL門電路多余輸入端處理措施,TTL電路與CMOS電路接口電平匹配問題。
2)OC門上拉電阻選擇問題。
4、組合邏輯電路
?。?)、考核知識(shí)點(diǎn)
組合邏輯電路的分析方法和步驟;組合邏輯電路的設(shè)計(jì)方法和步驟。
?。?)、考核要求
1)掌握組合邏輯電路的特點(diǎn)、分析方法和設(shè)計(jì)方法;
2)掌握編碼器、譯碼器、數(shù)據(jù)選擇器、加法器、數(shù)值比較器等典型組合邏輯電路的邏輯功能及使用方法。
?。?)、考核重點(diǎn)
1)門電路、74138譯碼器、74151數(shù)據(jù)選擇器構(gòu)成的組合邏輯電路的分析;
2)用門電路、74138譯碼器、74151數(shù)據(jù)選擇器實(shí)現(xiàn)指定功能組合邏輯電路;
3)7448集成芯片和數(shù)碼管構(gòu)成的顯示電路的分析。
5、觸發(fā)器
?。?)、考核知識(shí)點(diǎn)
SR觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、T’觸發(fā)器
?。?)、考核要求
1)了解各類觸發(fā)器的動(dòng)作特點(diǎn);
2)掌握各類觸發(fā)器的邏輯功能及描述。
(3)、考核重點(diǎn)
觸發(fā)器之間的邏輯功能轉(zhuǎn)換,例如將D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器使用。
6、時(shí)序邏輯電路
?。?)、考核知識(shí)點(diǎn)
時(shí)序邏輯電路的分析方法和步驟;時(shí)序邏輯電路的設(shè)計(jì)方法和步驟。
?。?)、考核要求
1)理解時(shí)序邏輯電路的特點(diǎn)和分類;
2)掌握時(shí)序邏輯電路的描述方法;
3)掌握時(shí)序邏輯電路的分析方法;
4)掌握同步時(shí)序邏輯電路的設(shè)計(jì)方法;
5)了解若干典型時(shí)序邏輯集成電路及其應(yīng)用。
?。?)、考核重點(diǎn)
1)由JK觸發(fā)器或D觸發(fā)器構(gòu)成的同步時(shí)序邏輯電路的分析;
2)用JK觸發(fā)器或D觸發(fā)器設(shè)計(jì)指定功能要求的同步時(shí)序邏輯電路;
3)74161、74194等集成芯片構(gòu)成的同步時(shí)序邏輯電路的分析;
4)用74161集成計(jì)數(shù)芯片設(shè)計(jì)任意進(jìn)制(或變模)計(jì)數(shù)器或序列信號(hào)發(fā)生器等電路。
7、脈沖波形的產(chǎn)生和整形電路
?。?)、考核知識(shí)點(diǎn)
單穩(wěn)態(tài)電路、施密特電路、多諧振蕩器、555定時(shí)器
(2)、考核要求
1)了解單穩(wěn)態(tài)電路的特點(diǎn)與結(jié)構(gòu),理解由門電路構(gòu)與單穩(wěn)態(tài)電路的工作原理,了解集成單穩(wěn)態(tài)電路的特點(diǎn);
2)了解施密特電路的特點(diǎn)與結(jié)構(gòu),理解由門電路構(gòu)成的施密特電路的工作原理,了解施密特電路的應(yīng)用;
3)了解多諧振蕩器的特點(diǎn)與結(jié)構(gòu),理解由門電路構(gòu)成的多諧振蕩器的工作原理,理解由施密特電路的構(gòu)成的多諧振蕩器的工作原理;
4)理解555定時(shí)器的結(jié)構(gòu)和工作原理,掌握由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)電路、施密特電路和多諧振蕩器的電路結(jié)構(gòu)及工作原理。
(3)、考核重點(diǎn)
555定時(shí)器構(gòu)成的單穩(wěn)態(tài)電路、施密特電路和多諧振蕩器的相關(guān)分析計(jì)算。
三、參考書目:
閻石《數(shù)字電子技術(shù)基礎(chǔ)》第六版,高等教育出版社,2016
本文內(nèi)容整理于南昌航空大學(xué)研究生院。
以上就是【2023南昌航空大學(xué)841數(shù)字電路考研大綱一覽!】的全部?jī)?nèi)容,如果你想要學(xué)習(xí)更多考研方面的知識(shí),歡迎大家前往高頓考研考試頻道!
小編為2024考研的小伙伴們準(zhǔn)備了豐富的學(xué)習(xí)資料,點(diǎn)擊下方藍(lán)色圖片即可領(lǐng)取哦~